В недрах компаний AMD и Hewlett-Packard завершились разработки двух расширений для интерфейса PCI Express 3.0 (PCIe 3.0), которые позволят выпускать менее дорогие микросхемы, способные поддерживать несколько протоколов, снизив при этом нагрузку на центральный процессор. Разработчики надеются, что их предложения будут учтены в черновой версии спецификации PCIe 3.0, которая должна быть реализована в материнских платах 2010 года.Упомянутые расширения не зависят друг от друга и ориентированы на применение в графических, интегрируемых и в высокоскоростных системах ввода-вывода. Нововведения влекут за собой некоторые изменения в аппаратной и программной частях данных систем. Попробуем подробно рассмотреть, что собой представляет каждое из расширений.
Первое расширение - мультиплексирование протоколов, которое позволит динамически переключаться между семью различными протоколами в дополнение к PCIe 3.0, используя общий набор выводов микросхем, буферов и дорожек на плате. В результате, микросхемы смогут иметь меньше выводов, производителям понадобится меньший перечень микросхем и они смогут создавать более гибкие системы. Например, можно было бы сделать одно решение, связывающее процессоры и ускорители с помощью интерфейсов PCIe 3.0, Quick Path Interconnect или HyperTransport.
Второе расширение, получившее название «легкое уведомление», позволило бы сопроцессорам или периферийным микросхемам общаться друг с другом посредством системной памяти, используя транзакции PCIe 3.0, без прерываний центрального процессора. Например, коммутатор Ethernet мог бы выполнить команды шифрования или дешифрования отдельных пакетов данных, не вовлекая в это действие центральный процессор.
Оба расширения рассчитаны на применение в версиях PCIe 3.0, работающих на частотах 2,5, 5 и 8 ГГц.
